BoM DiA!!
Esta acabando :)
Segue as 5 primeiras aulas do professor Jean, o link aqui no meu blog estava quebrado. Obrigada por avisar Thiago Ribeiro ... rsrs
Aula 1: http://www.divshare.com/download/7740586-569
Aula 2: http://www.divshare.com/download/7740593-b82
Aula 3: http://www.divshare.com/download/7740601-71d
Aula 4: http://www.divshare.com/download/7740608-3ab
Aula 5: http://www.divshare.com/download/7740616-805
Boa prova a todos !
Rê
quarta-feira, 24 de junho de 2009
segunda-feira, 22 de junho de 2009
Ciência da Computação - Projeto de Hardware - Circuito Decodificador Excesso 3
Circuito Decodificador Excesso 3 : http://www.divshare.com/download/7722593-9ff
Ciência da Computação - Projeto de Hardware - Mapa Karnaugh 5 variáveis
Ola amigos!
A metade já foi :)
Segue matéria de Projeto de Hardware:
Mapa de Karnaugh com 5 variáveis: http://www.divshare.com/download/7722572-150
Bjokas
A metade já foi :)
Segue matéria de Projeto de Hardware:
Mapa de Karnaugh com 5 variáveis: http://www.divshare.com/download/7722572-150
Bjokas
quinta-feira, 18 de junho de 2009
Análise de Algoritmo - Algoritmo de Ordenação
Oiee...
Segue a matéria que tenho:
Algoritmo de Ordenação - http://www.divshare.com/download/7693742-c3d
Segue a matéria que tenho:
Algoritmo de Ordenação - http://www.divshare.com/download/7693742-c3d
sexta-feira, 12 de junho de 2009
Tudo sobre Redes de Computadores I
Oieeee...
Conteúdo que o professor passou no CD:
http://renatandrade10.blogspot.com/2009/04/redes-de-computadores-redes-ethernet.html
Conteúdo dado em sala de aula (até o dia da 1ª prova):
http://renatandrade10.blogspot.com/2009/05/redes-definicao-e-modelos-redes.html
Bom estudo!!
Rê
Conteúdo que o professor passou no CD:
http://renatandrade10.blogspot.com/2009/04/redes-de-computadores-redes-ethernet.html
Conteúdo dado em sala de aula (até o dia da 1ª prova):
http://renatandrade10.blogspot.com/2009/05/redes-definicao-e-modelos-redes.html
Bom estudo!!
Rê
quinta-feira, 4 de junho de 2009
Ciência da Computação - Segmentação - Arquitetura II
Quero agradecer ao Wilson Chagas que me enviou a matéria das últimas duas aulas de Arquitetura, acho que agora não falta mais nada :) Obrigada Wilson!!
Exercícios 22/05/09
1-o que e a paginação?
2- explique qual a vantagem da paginação?
3- o que é a tabela de paginas? Como funciona?
4- explique como e implementada a paginação?
5 – o que e como funciona a paginação por demanda?
6- o que e como funciona a política de substituição de pagina?
7- o que e tamanho de pagina? Como ela funciona?
8- o que fragmentação de pagina?
9- o que e segmentação? Justifique.
10- explique a lógica do algoritmo LRU (pagina menos recentemente usada)?
11- explique a logica do algoritmo FIFO ( primeira pagina que entra primeiro pagina que sai)?
A memória virtual discutida anteriormente é um dimensional porque os endereços virtuais vão de 0 até algum endereço máximo, um endereço após o outro. Há muitos problemas para os quais poderia ser melhor ter dois ou mais espaços de endereço virtual separados do que ter só um. Por exemplo, um compilador pode ter muitas tabelas que são montadas à medida que a compilação prossegue; entre
1. A tabela de símbolos, que contem os nomes e atributos de variáveis.
2. O texto-fonte que está sendo salvo para a listagem impressa
3. Uma tabela que contem todas as constantes inteiras e de ponto flutuante usadas.
4. A árvore de análise que contem a análise sintática do programa.
5. A pilha usada para chamadas de procedimento dentro do compilador.O que realmente precisamos é um modo de livrar o programador da obrigação de gerenciar a expansão e contração de tabelas,do mesmo modo que a memória virtual elimina a preocupação de o programa em sobreposições. Uma solução direta é fornecer muitos espaços de endereço completamente independentes, denominadas segmentos. Cada segmento consiste em uma sequência linear de endereços, de 0 algum máximo. O comprimento de cada segmento pode ser qualquer coisa desde 0 até o máximo permitido.
Diferentes segmentos podem ter, e costumam ter, comprimentos diferentes. Além do mais, comprimentos de segmentos podem mudar durante a execução. O comprimento de um segmento de pilha pode ser aumentado sempre que algo for passado para ela e reduzido sempre que algo for dela retirado.
Como cada segmento constitui um espaço de endereço separado, diferentes segmentos podem se expandir ou encolher independentemente, sem que um afete o outro. Se uma pilha em um certo segmento precisar de mais espaço de endereço para crescer, pode consegui-lo, porque não há nada mais em seu espaço de endereço com o qual ela possa se chocar. É claro que um segmento pode ser preenchimento completamente, mas eles costumam ser muito grandes, portanto essa ocorrência é rara.
Para especificar um endereço nessa memória segmentada ou bidimensional, o programa deve fornecer um endereço de duas partes: um número de segmento e um endereço dentro do segmento.
Bjos,
Rê
Exercícios 22/05/09
1-o que e a paginação?
2- explique qual a vantagem da paginação?
3- o que é a tabela de paginas? Como funciona?
4- explique como e implementada a paginação?
5 – o que e como funciona a paginação por demanda?
6- o que e como funciona a política de substituição de pagina?
7- o que e tamanho de pagina? Como ela funciona?
8- o que fragmentação de pagina?
9- o que e segmentação? Justifique.
10- explique a lógica do algoritmo LRU (pagina menos recentemente usada)?
11- explique a logica do algoritmo FIFO ( primeira pagina que entra primeiro pagina que sai)?
Segmentação - 29/05/09
A memória virtual discutida anteriormente é um dimensional porque os endereços virtuais vão de 0 até algum endereço máximo, um endereço após o outro. Há muitos problemas para os quais poderia ser melhor ter dois ou mais espaços de endereço virtual separados do que ter só um. Por exemplo, um compilador pode ter muitas tabelas que são montadas à medida que a compilação prossegue; entre
1. A tabela de símbolos, que contem os nomes e atributos de variáveis.
2. O texto-fonte que está sendo salvo para a listagem impressa
3. Uma tabela que contem todas as constantes inteiras e de ponto flutuante usadas.
4. A árvore de análise que contem a análise sintática do programa.
5. A pilha usada para chamadas de procedimento dentro do compilador.O que realmente precisamos é um modo de livrar o programador da obrigação de gerenciar a expansão e contração de tabelas,do mesmo modo que a memória virtual elimina a preocupação de o programa em sobreposições. Uma solução direta é fornecer muitos espaços de endereço completamente independentes, denominadas segmentos. Cada segmento consiste em uma sequência linear de endereços, de 0 algum máximo. O comprimento de cada segmento pode ser qualquer coisa desde 0 até o máximo permitido.
Diferentes segmentos podem ter, e costumam ter, comprimentos diferentes. Além do mais, comprimentos de segmentos podem mudar durante a execução. O comprimento de um segmento de pilha pode ser aumentado sempre que algo for passado para ela e reduzido sempre que algo for dela retirado.
Como cada segmento constitui um espaço de endereço separado, diferentes segmentos podem se expandir ou encolher independentemente, sem que um afete o outro. Se uma pilha em um certo segmento precisar de mais espaço de endereço para crescer, pode consegui-lo, porque não há nada mais em seu espaço de endereço com o qual ela possa se chocar. É claro que um segmento pode ser preenchimento completamente, mas eles costumam ser muito grandes, portanto essa ocorrência é rara.
Para especificar um endereço nessa memória segmentada ou bidimensional, o programa deve fornecer um endereço de duas partes: um número de segmento e um endereço dentro do segmento.
Bjos,
Rê
Ciência da Computação - FIFO - Tamanho de paginação e fragmentação - Arquitetura II]
Tamanho de paginação e fragmentação:
Ciência da Computação - Paralelismo a nível de processadores (Multi-processadores) - Arquitetura II
Paralelismo a nível de processadores (Multi-processadores):
Ciência da Computação - Paralelismo a nível de Instrução (Pipeline) - Arquitetura II
Continuação da matéria de Arquitetura II - Professor Sandro
Paralelismo a nível de instrução - Pipeline :
http://www.divshare.com/download/7569086-d14
Paralelismo a nível de instrução - Pipeline :
http://www.divshare.com/download/7569086-d14
terça-feira, 2 de junho de 2009
Ciência da Computação - RISC versos CISC - Arquitetura II
Ola amigos,
Conforme combinado, segue conteúdo da matéria "Arquitetura II" do professor Sandro. Se alguem sentir falta de algum conteúdo, por favor me avise. Bom estudo!!
RISC vs CISC
Em 1980, pesquisadores de Berkely, começou a projetar chips para CPU’s VLSI (Very Large Scale Integration – interação em escala muito grande) que não usavam interpretação. Eles cunharam o termo RISC para esse conceito e deram a seu chip de CPU o nome de RISC I CPU, seguido logo depois pelo RISC II. Um pouco mais tarde, em 1981, em Stanford, Jonh Hennessy projetou e fabricou um chip um pouco diferente, que ele chamou de MIPS. Esses chips evoluíram para produtos de importância comercial, a SPARC e o MIPS, respectivamente.
Na época em que o projeto desses processadores simples estava no início, a característica que chamou atenção de todos era o número relativamente pequeno de instruções disponíveis, em geral, cerca de 50. Esse número era muito menor do que as 200 a 300 em computadores existentes, como o VAx da DEC e os grandes mainframes da IBM. De fato, RISC quer dizer Reduced Instruction Set Computer (Computador com conjunto de instruções reduzidos), em comparação com CISC, que significa Complex Instruction Set Computer (Computador com conjunto de instruções complexo).
O desempenho das máquinas com tecnologia RISC é muito superior a da CISC, era de se imaginar que as máquinas RISC (como a Sun UltraSPARC) passariam como um rolo compressor nas máquinas CISC (tal como o Pentium da Intel). Nada disso aconteceu. Por que?
Antes mais nada, há a questão da compatibilidade e dos bilhões de dólares que as empresas tinham investido em software para a linha Intel. Em segundo lugar, o que era surpreendente, a Intel conseguiu empregar as mesmas idéias mesmo em uma arquitetura CISC. A partir do 486, as CPU’s da Intel contêm um núcleo RISC que executa as instruções mais simples que normalmente são as mais comuns em um único ciclo de caminho de dados enquanto interpreta as instruções mais complicadas no modo CISC de sempre. O resultado é que instruções comuns são rápidas e instruções menos comuns são lentas. Mesmo que essa abordagem híbrida nãoseja tão rápida quanto um projeto RISC puro, ela resulta em desempenho global competitivo e ainda permite que softwares antigos sejam executados sem modificação.
Conteúdo da aula do dia 13/02/2009.
Conforme combinado, segue conteúdo da matéria "Arquitetura II" do professor Sandro. Se alguem sentir falta de algum conteúdo, por favor me avise. Bom estudo!!
RISC vs CISC
Em 1980, pesquisadores de Berkely, começou a projetar chips para CPU’s VLSI (Very Large Scale Integration – interação em escala muito grande) que não usavam interpretação. Eles cunharam o termo RISC para esse conceito e deram a seu chip de CPU o nome de RISC I CPU, seguido logo depois pelo RISC II. Um pouco mais tarde, em 1981, em Stanford, Jonh Hennessy projetou e fabricou um chip um pouco diferente, que ele chamou de MIPS. Esses chips evoluíram para produtos de importância comercial, a SPARC e o MIPS, respectivamente.
Na época em que o projeto desses processadores simples estava no início, a característica que chamou atenção de todos era o número relativamente pequeno de instruções disponíveis, em geral, cerca de 50. Esse número era muito menor do que as 200 a 300 em computadores existentes, como o VAx da DEC e os grandes mainframes da IBM. De fato, RISC quer dizer Reduced Instruction Set Computer (Computador com conjunto de instruções reduzidos), em comparação com CISC, que significa Complex Instruction Set Computer (Computador com conjunto de instruções complexo).
O desempenho das máquinas com tecnologia RISC é muito superior a da CISC, era de se imaginar que as máquinas RISC (como a Sun UltraSPARC) passariam como um rolo compressor nas máquinas CISC (tal como o Pentium da Intel). Nada disso aconteceu. Por que?
Antes mais nada, há a questão da compatibilidade e dos bilhões de dólares que as empresas tinham investido em software para a linha Intel. Em segundo lugar, o que era surpreendente, a Intel conseguiu empregar as mesmas idéias mesmo em uma arquitetura CISC. A partir do 486, as CPU’s da Intel contêm um núcleo RISC que executa as instruções mais simples que normalmente são as mais comuns em um único ciclo de caminho de dados enquanto interpreta as instruções mais complicadas no modo CISC de sempre. O resultado é que instruções comuns são rápidas e instruções menos comuns são lentas. Mesmo que essa abordagem híbrida nãoseja tão rápida quanto um projeto RISC puro, ela resulta em desempenho global competitivo e ainda permite que softwares antigos sejam executados sem modificação.
Conteúdo da aula do dia 13/02/2009.
Assinar:
Postagens (Atom)